一、背景：存储技术发展长期滞后于逻辑芯片 集成电路由逻辑器件与存储器件两大核心元件构成，二者合计占全球集成电路市场的七成以上。数十年来，摩尔定律持续推动逻辑晶体管通过制程微缩与架构迭代实现性能跃升，目前业界已实现2纳米节点逻辑芯片的规模量产，主流互补金属氧化物半导体晶体管可在0.7伏低电压下稳定运行。 非易失性存储技术的发展却明显滞后。以应用最广的闪存为例，其制程微缩已接近物理极限，难以向先进节点延伸；更突出的问题是，闪存擦写所需电压高达5伏以上，与逻辑芯片工作电压差距悬殊。为弥合此差距，现有芯片不得不在逻辑单元与存储单元之间额外集成升降压电路，由此带来芯片面积增大、系统能耗上升等工程代价。 二、核心矛盾：电压不匹配制约高算力芯片发展 在高算力芯片架构中，数据流的高效调度是决定整体性能的关键。逻辑单元与存储单元之间长期存在的电压不匹配，直接导致数据交互效率低下，形成制约芯片算力提升的深层瓶颈，业界称之为"存储墙"问题。 铁电晶体管凭借独特的极化双稳态存储机制与三端晶体管结构，被视为后摩尔时代最具潜力的新型半导体存储器之一，有望在非易失性存算一体架构中实现存储与高速计算的深度融合。然而，受平板铁电体矫顽电压的物理限制，传统铁电晶体管完成极化翻转所需电压仍在1.5伏以上，理论上无法降至与逻辑电路匹配的0.7伏以下，这一瓶颈长期制约着铁电存储技术的实用化进程。 三、突破：纳米栅极电场汇聚效应开辟新路径 针对这一核心难题，北京大学电子学院邱晨光-彭练矛团队另辟蹊径，首次提出"纳米栅铁电晶体管结构"与"纳米栅极电场增强机理"。研究团队通过精细化的器件结构设计，将栅电极尺寸压缩至纳米极限，充分利用纳米栅尖端的电场汇聚效应，在铁电层内构建出高度局域化的强电场集中区域，有效放大局部电场强度，从而大幅降低了铁电极化翻转所需电压。 这一机制从根本上打破了"低工作电压与高矫顽电场不可兼得"的传统认知，使铁电晶体管工作电压成功降至0.6伏，首次实现与逻辑电路工作电压的量级匹配。性能上，该器件能耗低至0.45 fJ/μm，领先国际已有报道一个数量级，存储速度接近1纳秒，物理栅长缩减至1纳米，是目前国际上尺寸最小、功耗最低的铁电晶体管。 四、意义：反常微缩优势揭示铁电存储新规律 该研究还在国际上首次发现铁电晶体管具有反常的尺寸微缩优势。通常器件持续缩小往往伴随性能退化风险，而该研究表明，当物理栅长微缩至极限1纳米时，电场汇聚效应反而明显增强，铁电存储特性随之改善。这一规律与传统器件物理认知形成鲜明对比，为铁电存储器在亚纳米节点芯片中的应用提供了重要理论依据。 有关成果以"Nanogate ferroelectric transistors with ultralow operation voltage of 0.6 V"为题，在线发表于《科学·进展》。审稿专家认为，利用纳米尺度电场汇聚机理实现超低电压存储的研究思路颇具原创性，打破了常规铁电器件的性能边界。 五、前景：为高算力芯片架构革新提供新物理基础 随着人工智能对算力需求的持续攀升，突破"存储墙"已成为芯片技术演进的核心命题之一。北京大学团队的这项成果，为构建高性能亚1纳米节点芯片和高算力芯片架构提供了具有实用潜力的新型存储器件，有望推动存算一体架构从理论走向工程实践，在未来芯片设计范式的变革中发挥重要作用。
这项研究标志着国内基础器件创新上取得了实质性进展，在全球半导体竞争持续加剧的背景下，此类原创成果的涌现，既说明了国内科研的技术积累，也为关键核心技术的自主可控提供了新的支撑。如何加快前沿技术的产业化落地，将是产学研各界接下来共同面对的课题。