听说SK海力士正试着给HBM4搞点新封装技术，看样子是冲着英伟达的顶级目标去的。他们打算在资本开支不猛涨的情况下，把HBM4的性能瓶颈给捅破。TrendForce在ZDNet的报道里透露，SK海力士正推进一项架构改良方案，核心是给DRAM芯片加厚，还有缩小层间距。这种方法现在还在验证阶段呢。要是真成功了，SK海力士就能帮英伟达达成第六代HBM4定下的那个顶级指标，以后的产品性能升级也有了保障。对市场来说，这技术最大的好处就是钱花得不多——要是量产出来，SK海力士在HBM这块地盘上就能更稳地领先了。不过报道也说，要把这个技术做大量产出来，挑战还是挺大的。 HBM4性能瓶颈的根源在于I/O数量翻倍到了2048个。虽说这让带宽飙升了不少，但信号干扰风险也跟着变大了。而且怎么把电从底下的逻辑芯片给压到上面的DRAM上，这供电问题也挺棘手。这两个难题逼着大家得改改封装架构，这就是SK海力士这次要动刀的地方。 他们的第一个招数是稍微把上层DRAM芯片做厚点。以前为了让整体高度达到775微米，大家通常会把背面磨薄。可这么一磨容易导致性能掉链子，芯片也变得太脆容易坏。通过加厚DRP-M芯片，SK海力士就是为了让HBM4的结构更稳当，免得因为物理应力造成良率损失。 第二个招数是让DRAM层挨得更近。不用加高封装体本身的高度，靠更紧密的排列就能让数据跑得更快，还能少花点电费把电压送到顶层DRAM。 但层间距一变小，就有新毛病出来了：那个用来保护和绝缘的MUF材料填得就不那么均匀了。MUF要是有空洞或者填不满，芯片立马就会出缺陷。为了保住良率，SK海力士没大改工艺流程或设备，就想出了一套新办法来解决这个难题。最近的内部测试结果看着还行。 虽然商业化前景挺光明的，但想做到大规模量产还得看技术和工艺能不能稳住。现在SK海力士还在拼命做验证工作，具体什么时候能上市还没定呢。