问题：随着算力需求快速增长，传统计算架构的能耗与效率矛盾日益凸显。存储与运算分离的设计导致数据内存与处理器之间频繁搬运，带来显著的能耗和延迟问题。忆阻器能够在同一物理位置实现存储与计算，被视为突破“存算墙”的重要方向，尤其适用于神经形态计算等新型计算范式。然而，目前主流的氧化物忆阻器普遍存在一致性和可重复性不足的问题，限制了其在高精度计算和大规模阵列中的应用。 原因：常见的氧化铪基忆阻器依赖“丝状阻变”机制，即通过氧化层内导电细丝的形成与断裂实现高低阻态切换。此过程受微观缺陷和离子迁移路径等因素影响，随机性较强，导致器件个体差异、循环漂移和稳定性不足，进而影响计算精度和阵列良率。如何从机理层面降低随机性、提升一致性，是忆阻器产业化应用的关键挑战。 影响：剑桥大学材料科学与冶金系团队在《科学·进展》发表研究，提出了一种新方法：通过界面调控替代传统的细丝形成机制。他们在氧化铪中引入锶和钛元素，采用两步沉积技术构建多层薄膜堆叠结构，使P型铪锶钛氧化物层与N型氧氮化钛层自组装形成PN异质结。器件状态切换通过调节界面势垒高度实现，从而减少丝状阻变的随机性。实验结果显示，该器件的开关电流可低至10⁻⁸安培以下，远低于常见氧化物忆阻器的工作电流；同时，在数据保持、脉冲耐久性和多档位电导调节上表现出优异性能。研究团队使用1.0伏脉冲信号测试，器件可数百个独立电导档位内实现宽范围调节，并体现出类似生物突触的响应特性。有关数据表明，该器件的突触更新能耗可低至飞焦到皮焦量级，为低功耗类脑计算硬件提供了新的器件选择。 从更宏观角度看，忆阻器的价值在于通过“器件物理”直接承载部分学习与存储功能，减少系统层面的数据搬运开销。研究指出，基于忆阻器的神经形态计算系统在理想条件下有望大幅降低计算功耗。对于端侧智能、低功耗推理和边缘计算等应用场景，超低电流、高一致性的忆阻器可提升单位能耗下的计算能力，并为新型加速器设计奠定基础。 对策：从实验室走向产业化，制造工艺与现有产业链的适配是关键挑战。研究团队指出，目前的薄膜沉积需在约700摄氏度高温下进行，远超标准CMOS工艺的热预算，成为工程化的主要障碍之一。下一步工作将聚焦低温制程和工艺优化，在不牺牲性能的前提下降低热处理温度，并验证其在大面积晶圆、密集交叉阵列及读写电路协同条件下的可制造性。需要指出，该研究所用材料体系与CMOS工艺具有一定兼容性，相关技术转化机构已提交专利申请，为产学研合作和工艺验证提供了支持。 前景：业内普遍认为，忆阻器要真正支撑类脑计算和存算一体系统，需在低功耗、高一致性、可规模制造及电路协同四个维度同时达标。此次研究通过PN异质结界面调控，针对一致性和低电流问题提出了新方案，具有重要方向性意义。未来影响力将取决于三上：一是能否在低温工艺下保持性能并实现批量一致性；二是能否在大规模阵列中抑制串扰、漂移和噪声，并与外围电路形成系统级优势；三是能否在实际应用中量化能效与精度提升，完成从器件指标到系统性能的闭环验证。随着全球对高能效计算需求的增长，忆阻器在材料、工艺和体系结构上的协同创新预计将更加速。
在算力增长面临物理极限和气候危机的双重约束下，剑桥大学的这项突破不仅展现了基础研究的变革潜力，也揭示了未来计算技术的发展方向——从追求绝对性能转向极致能效优化；在人工智能与可持续发展深度融合的新时代，谁能率先攻克器件物理与制造工艺的最后一公里，谁就有望在下一代计算革命中掌握定义标准的话语权。